# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BÖRDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

007177181

2 200 VIII Acc No: 1987-174190/198725

in-film transistor for active-matrix LCD panel - has semiconductor

active layer in which ionised element is injected

Patent Assignee: SHARP KK (SHAF )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 62105474 A 19870515 JP 85245847 A 19851031 198725 B

Priority Applications (No Type Date): JP 85245847 A 19851031

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 62105474 A 25

Title Terms: THIN; FILM; TRANSISTOR; ACTIVE; MATRIX; LCD; PANEL; SEMICONDUCTOR; ACTIVE; LAYER; IONISE; ELEMENT; INJECTION

Derwent Class: U12; U14

International Patent Class (Additional): H01L-027/12; H01L-029/78

File Segment: EPI

RECENEU 2002
TC 2800 MAIL ROOM

·DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

02188574 \*\*Image available\*\*
SEMICONDUCTOR DEVICE

DITE NO : 62 105

PUB. NO.: **62-105474** [JP 62105474 A]

PUBLISHED: May 15, 1987 (19870515)

INVENTOR(s): IGUCHI KATSUJI

SATO HIROYA KUBOTA YASUSHI KOBA MASAYOSHI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-245847 [JP 85245847]

FILED:

October 31, 1985 (19851031)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 548, Vol. 11, No. 312, Pg. 135,

October 12, 1987 (19871012)

#### **ABSTRACT**

PURPOSE: To simplify a manufacturing process and increase the selection freedom of materials to be used, by constituting the electrode layer of semiconductor device with several layers containing polycrystalline layer and conductor layer.

CONSTITUTION: In a thin-film transistor, a gate insulating film 4 is formed coating an active layer 3 composed of polycrystalline silicon, etc. on a glass substrate 2. On the position corresponding to the active layer, an electrode 7 composed of a polycrystalline silicon layer 5 and a conductor layer 6 is formed. By coating this electrode 7, an insulating film is formed. A source electrode 9 and a drain electrode 10 connected electrically to the active layer 3 are formed. The transistor 1 capable of high speed response is obtained, by forming the polycrystalline silicon layer 5 so thinly as to satisfy the relation, epsilon.p/dp>>.epsilon.i/di, where dp and epsilon.p are the film thickness and the dielectric constant of the polycrystalline silicon layer 5 respectively, and di and epsilon.i are the film thickness and the dielectric constant of the gate insulating layer 4 respectively.

### ⑲ 日本国特許庁(JP)

① 特許出願公開

# 四公開特許公報(A)

昭62-105474

@Int\_Cl\_4

識別記号

庁内整理番号

每公開 昭和62年(1987)5月15日

H 01 L 29/78

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全9頁)

## ❷発明の名称 半導体装置

②特 顧 昭60-245847

❷出 願 昭60(1985)10月31日

73発 明 者 井 シャープ株式会社内 次 大阪市阿倍野区長池町22番22号 @発 明 者 佐 藤 浩 哉 大阪市阿倍野区長池町22番22号 シャープ株式会社内 明 73発 者 久 保 H 媦 大阪市阿倍野区長池町22番22号 シャープ株式会社内 明. 個発 者 木 摥 Œ 鍷 大阪市阿倍野区長池町22番22号 シャープ株式会社内 包田 顧 X シャープ株式会社 大阪市阿倍野区長池町22番22号

②代 理 人 弁理士 西教 圭一郎 外2名

#### 明 相 曹

#### 1、発明の名称

牛導体装置

#### 2、特許請求の処題

電気絶縁性材料から成る芸材の一表面上に形成され、多結晶材料から成る半導体活性層であって、 半導体活性層を形成する元素とは面電子数の異なる元素がイオン化して住入された、そのような半 等体活性層と、

基材の前記一表面で半導体括性層を被覆する第 1 電気勉益層と、

第1 電気絶縁層上の 前記半導体活性層と対応する位置に選択的に形成され、 第1 電気絶縁層側から少なくとも多結晶半導体と導電体層とから成る電極層と、

第1 電気絶縁層上で、前記電極層を被覆する第 2 電気絶縁層と、

前記半導体活性層と電気的に導通する電極とを含むことを特徴とする半導体装置。

3、発明の詳細な説明

#### 産業上の利用分野

本発明は、たとえばアクティブマトリックス駆動方式の被品表示装置などにおいて、各國素毎のスイッチング手段として好適に用いられる薄膜トランジスクなどの半導体装置に関する。

#### 背景技術

従来では、このような芽麗スイッチング業子と

一方、多結晶シリコンの 薄膜トランジスタ形成技術としては、従来では金属-機化腺-半導体型大規模集積回路(以下MOS-LSIと略称する)製造技術が応用されていたため、多結晶シリコンの薄膜トランジスタ製造過程における最高温度は約1000でに達し、そのため非晶質基板として

-3-

行なう必要がある。しかしながら、600で以下の熱処理では、注入された不輔物の活性化の効率が充分大きくできず、ゲート電極の低抵抗化には 展界がある。

これらの事電体材料は、ゲート電極と前記括性 層との間に形成されるゲート総縁膜との良好な密 着性、加工性、またゲート絶縁膜に対する選択的 な加工性などが良好であることが求められている。 また、トランジスタ特性を向上し、製造に伴う歩 留まりを向上する上で、いわゆるセルフアライン 高価な溶融石英を使わざるを得ず、より安価で大面で化が容易なガラス基板を用いるために、たとえば 6 0 0 で以下の低温域で実現可能な溶膜トランジスタ製造技術が希望されていた。

発明が解決しようとする問題点

多結晶シリコン存映トランジスタを、上述した ような低温域で形成する場合に発生する関類トランジスタを製造するにあたって、前述のようなMO ジスタを製造するにあたって場合、多結晶シリコンの SーLSI製造技術を用いる場合にあまりコンによってアート電極を形成するために、注入って ンによってアート電極を形成またはイオルによって ンだすべき不穏物を、拡散法または、これに低低 によって多結晶シリコンの低低抗 化を図っていた。

一方、前述したように、希望されている低温域製造技術では、約1000で前後の無処理を必要とする拡散法を用いることはできない。また、イオン注入法を用いれば、約600で以下の温度域における無処理によって、往入不純物の活性化を

-4-

ノント方式の製造技術、すなわち寝駅トランジスタを製造する際に、最初にゲート電極を形成し、この形成されたゲート電極を平スクとして、ソース電極およびドレイン電極を形成する技術が避しており、したがってイオン注入によって形成されたソース領域およびドレイン領域に関して、不納いると

したかって本発明の目的は、上述の問題点を解決し、比較的低温域の製造技術で製造されることができ、製造が容易かつ安価であって、使用に伴う信頼性が向上された半導体装置を提供することである。

問題点を解決するための手段

本発明は、電気絶縁性材料から成る基材の一表面上に形成され、多結晶材料から成る半導体活性層であって、半導体活性層を形成する元素とは衝電子数の異なる元素がイオン化して注入された、そのような半導体活性層と、

基材の前記一表面で半導体活性層を被覆する第

#### 特開昭62-105474(3)

1 電気絶縁層と、

第1 電気絶縁尼上の前記半導体括性層と対応する位置に選択的に形成され、第1 電気絶縁層額から少なくとも多結晶半導体と導電体層とから成る電極層と、

第1電気絶縁層上で、前記電極層を被覆する第 2電気絶縁層と、

前記半導体活性層と電気的に導通する電極を形成したことを特徴とする半導体姿質である。

作用

本発明になる中導体装置は、電気絶縁性材料から成る基材の一表面上に、多数品材料から成る活性層を形成し、落材の前配一変面上で活性層を被理して第1電気を形成する。この第1電気絶縁層上の前配は、少なくとも多数品半導体層となる。電極層が形成される。前配活性層とから成る電極層が形成される。前配活性層には、活性層を形成する元素とは価値で発明した。前配線層を被理する第2電気絶縁層を被理する第2電気絶縁層を

-7-

上述したようにMIS電界効果形トランジスタ などのいわゆる郡殿トランジスタを製造する場合、 通常ゲート絶縁膜として二酸化シリコンSiOz膜 が用いられる。このとき、一般に二酸化シリコン と反応性の高い金属ほど、二酸化シリコンとの密 潜性が良好である。たとえばアルミニウムAL虫 たはアルミニウムーシリコン合金は、二酸化シリ コンに対して極めて良好な密着性を示すけれども、 これらはたとえば約500℃以上の温度で反応し てしまう。したかってこのような金具または合金 の単一材料から成るゲート電板では、熱処理など に対する耐性が低く、いわゆるセルアラインメン ト方式(すなわちまずゲート電極を形成し、この 形成されたゲート電極をマスクとしてドレイン電 個およびソース電極などを形成する製造方式)を 用いた寒腐トランジスタの形成過程では、用いる ことができない。

一方、モリブデンM。およびタングステンWなどの高融点金属は、二酸化シリコンとの反応性が低いけれども二酸化シリコンに対する密着性が低

形成し、この第2電気絶縁層を介して、前記活性 層と電気的に導通する電極を形成するようにした。

前記電極を構成する夢電体層には、イオンが往入されて低抵抗化される。このようなドーセング操作は、たとえば600℃以下の比較的低温度域で行なうことができる。このように低温度域で処理を行なった場合であっても、電極層に専電体層を含んで形成しているので、電極層全体の抵抗を抑制することができるとともに、製造工程も簡略化され、使用に件なう信頼性も向上することができる。

#### 実 蹌 例

本発明の要点は、基材であるたとえばガラス基板上の金属ー地最限ー半等体(以下MISと略称する)電界効果形トランジスタなどの半導体装置において、たとえばゲート電極として金属または金属ーシリコン合金または金属ーシリコン化合物などの専用体と多結晶シリコンとの2層標置によって実現することである。以下に、このような2層構造を実現できる原理について関明する。

-8-

い。したがってこれらの専電体層と絶縁膜との間に、多結晶シリコン薄膜を介在させることによって、一方では前記容電体と絶縁膜との密着性を向上し、他方では導電体と絶縁膜との前記熱処理過程などにおける反応を抑制し、安定して動作するケート電極を構成することが目的である。

すなわち不執物をドーピングした多結晶シリコンは、たとえば2~5Qcaの比抵抗を有するにすぎない。また多結晶シリコン層が空乏化し、ゲート絶縁膜4に加えられる電位共か小さくなるおそれがある。この場合、ゲート絶縁膜4において、電圧印加に伴なって発生するキャリアの密度が認

-11-

\* p/dp>> \* i/di …(1)第 1 式において膜厚dp, diに着目まれば、下式が得られる。

(ep/ei)di>>dp ...(2)

また、ゲート絶縁数4の容量充電時では、ゲート絶縁数4と多結品シリコン暦5との容量とこ多結晶シリコン暦5の抵抗とによって定まる時定数を有する電圧変動の程度は、多結晶シリコン暦5に印加される電圧程度であり、したがって第2式が成立する条件の下では、この電圧変動の程度は充分小さいので、実際上無視できる程度となる。

一方、ゲート容量放風時の時定数は、ゲート総 経験 4 の容量と多結品シリコン層 5 の抵抗とで決 定され、下式のでで表される。

の p; 多結晶シリコン暦 5 の専電車。 ここで前記第 1 式が成立すれば、時定数ではε p /の p よりも充分小さいごとになる。すなわち不執動が添加されていない多結晶シリコン暦 5 の導 少し、したがって動作速度が低下してしまう恐れ がある。

ここで多結晶シリコン暦 5 の膜戸および誘電率をそれぞれdp、epとすれば、多結晶シリコン暦 5 の最小の容量は、単位面積当たりep/dpであり、またゲート絶縁膜4の膜戸および誘電率をそれぞれdi、eiとすると、ゲート絶縁膜4の単位面積当たりの容量の間に、下式の関係が成立すればよい。

-12-

電車 σ p は 1 0 - \*(Ω c m) - 2 程度であり、多結 品シリコンの比誘電率を単結品シリコンと同じく 1 1 . 9 とすれば、ε p/σ p は 1 μ secとなり、 光分高速応答を行なうことができる。

また周波数が σ p/ c p以上の動作では、一般に 多輪晶シリコン膜の抵抗成分は容量成分に比べて 無視できるようになる。これは抵抗成分と容量成分 がとのコンダクタンスを考えれば、容量成分に取 加される電圧の周波数に比例するコンダクタンス を有し、抵抗成分のコンダクタンスは周波のコンダクタンスは を有しないからである。すなわちを登成分のコンダクタンスは のコンダクタンスは のコンダクタンスを考えれば、 容量成分のコンダクタンスは のコンダクタンスは のコンダクタンスな のこと を維持 になる。 にな。

以上のように第1図に示した専膜トランジスタ 1において、電極層でもたとえば多結晶シリコン 層 5 と専電体層 6 とから成る 2 層構造とすること によって、ゲート絶縁膜 4 との密着性に優れ、か つ安定した品質を維持することができる。存取トラングスタを実現することができる。また電極層できる。また電極層できる。生たができる。 低低ができる。 低低ができる。 低低ができる。 低低ができる。 低低ができる。 ない 唇が望ましれども、 不顧 5 であっても。 ない 高低 かい できる。 ない できる。 ない できる。 ない できる。 ない できる。 ない できる。 ない できる にない できる にない できる にない できる。 ぬ 作 速 皮の 点に おい できる。とかできる。

第2図および第3図は第1図を参照して説明した2層構造の電極層7の特性を説明する断面図である。本件発明者らは、上述した2層構造のゲート電極の特性を検証するために、以下のような実験を行なった。機沈浄したN形単結晶シリコンワエハ11a,11bを、乾燥酸素雰囲気中で900℃で熱酸化し、約600人の酸化膜12a,12bを形成した。次に酸化膜12a,12bを形成した。次に酸化膜12a上に、窒素者次のモノシランSiH,を用いる減圧化学的気相成及法(以下CVD法と略称する)によって、620℃で

-15-

1 組のシリコンウェハ11 a、 1 1 bについて、電流・電圧特性、高局波容量の電圧依存性および物態的容量の電圧依存性を謝定し、それぞれのキャバシタの耐圧、フラットバンド電圧および熱酸化膜/単韓品シリコン界面準位の評価を行なった。下記の第 1 表に評価結果を示す。

ff 1 75

電極	热処理	耐压	FB電圧	界面準位
A & Si	440°C	·8 N V / c m	-0.35Y	3.1×10''
	30分	以上		/cm²eV
AR Si	500°C	> = - F		
	75分		٠	<del>!</del>
ARSi/	440 C	8 M V /cm	-0.44 V	1.5×10''
poly-Si	30分	以上		/cm²eV
ARSi	500°C	8 M V /cm	-0.31 V	1.8×10''
poly-Si	75分	以上		/cm²eV

上記第1表から明らかなように、アルミニウムニシリコン合金単層から成る電極14bでは、5 00℃以上の無処理で電極14bのアルミニウムと数化腺124の二酸化シリコンとが反応し、シ 1 超のシリコンワエハ 1 1 a の一方には、水素雰囲気中で 4 4 0 で、 3 0 分の熱処理を行ない、他力にはやはり水業雰囲気中で 5 0 0 で、 7 5 分の熱処理を行なった。また他方の 1 組のシリコンウェハ 1 1 b について、それぞれ同様の熱処理を行なった。このように熱処理が施されたそれぞれ

-16-

リコン 基板 1 1 bと、 金属電極 1 4 bと が 短 粉 し て しまう。

一方、多結晶シリコン膜13か介在される場合では、このような金属電積14とシリコン基板11との短絡現象が発生することが防がれている。またこのような多結晶シリコン膜13か介在されている場合には、界面単位が減少し、キャバシク特性が向上されている。また多結晶シリコン膜13の付加によるフラットバンド電圧の顕着な変化は検出されない。このようにアルミニウムーシリコン合金/多結晶シリコンの2層解成の金属電衝14を用いることによって、500℃の熱処理にも耐える良好なMOS構造を形成することができる。

このような実験を、金属電板14の材料としてモリブデンM。およびタングステンWについても同様に実施した。以下、第2回を参照して説明する。酸化膜12b 上に直接形成したタングステンは、機化膜12bに密 することなく射腫し、キャバシタが形成されなかった。またモリブデンにつ

いては、金属電極 1 4 bとして形成する際のスパックリングにおける条件を工夫して、 鋼能を防止することができたけれども、 酸化膜 1 2 b に対する 密着性は、比較的低いことが確かめられた。

第4 図は第1 図に示した薄膜トランジスタ 1 の 製造工程を説明する新面図である。第1 図および 第4 図を参照して、存庭トランジスタ 1 の製造工

-19-

ン合金を5000人地積した後、フォトリッグラフィー法によって、電極周7を構成する多結品シリコン暦 5 および導電体暦 6 とを残し、残余の部分をエッチングして除去した。この断面は第4回(3)に示される。

後述されるイオン注入時の汚染防止用に常圧 C V D 法によって 5 0 0 A の二酸化シリコン感 1 5 を形成し、ポロンイオン (B + )を 7 0 keV で 3 × 1 0 1 個/cm だけ活性用 3 に注入した。この段階の断面は、第 4 図 (4 )に示される。

醇記二酸化シリコン酸15の表面を200人の深をでエッチングした後、層間絶縁酸となる二酸化シリコン酸を常圧CVD法によって5000人の膜厚で絶縁膜8として形成した。この後、前記器性層3に住入したボロンの話性化のために、窒素雰囲気中で500で、1時間の炉アニールを行なった。この段階の断面は、第4図(5)に示される。

次にソース電衝およびドレイン電極を構成する ため、 組織膜 8 およびゲート絶縁膜 4 を貫通して、 程について説明する。たとえばホウケイ酸がラスなどのかラス芸板2を有機洗浄し、次に酸洗浄した後、真空蒸着法によって多結晶シリコンを100人で形成する。この形成条件は芸板温度500で真空度3×10-3Pa、成膜速度1人/secである。このように形成された多結晶シリコンを、フォトリソグラフィー法を用い、六ファ化硫 活性 のようで がました。この段階の断面は、 4 (1)に示される。

次にガラス基板2の表面に、活性層3を被覆して二酸化シリコン膜を形成した。この形成はモノシランガスと酸素ガスとによる常圧CVD法を用い、基板温度420℃、二酸化シリコン膜厚100人を形成し、ゲート絶縁膜4として形成した。この瞬面関は、练4関(2)に示される。

ゲート 絶縁 膜 4 の 表面で 前記 活性 層 3 と 対応 する 位置に、 前述の 条件 と 同条件 で 真空 蒸煮 法 を 用いて 多結晶 シリコン 膜 を 5 0 0 人 唯 稅 し、 次に スパッタリング 法によって、 アルミニウムーシリコ

-20-

活性層3の表面に到達する透孔16,17をフォトリングラフィー法によって形成する。この後、アルミニウムーシリコン合金膜を5000人堆積した後、再びフォトリングラフィー法によって、ソース電極18およびドレイン電便19を、所望の形状に形成した。この状態の断面図は、第4図(6)に示される。その後、水業雰囲気中で440で、30分のアニーリングを行った。

以上述べたような存敗トランジスタ1の製造工程は、全て500℃以下の温度域で行なわれており、電極層7にアルミニウムーシリコン合金とトカスで、ソース配便18およびドレイン電極19か形成された。したがって電極層7の配線抵抗を充分小さく抑制することができるとともを形像域を充めたりコン単体によって前記電極層7を形像域を充めた。した日3におけるチャネル領域を充めた日間でき、良好なMOS特性を実現することができる。

#### **特開昭62-105474 (ブ)**

また本発明は、ゲート電極構造に関し、トラン ジスタ製造時のチャネル部分へのドービングの有 無やソース、ドレイン電便への往入不純物量およ び注入される不純物の元素の種類を限定するもの ではない。

-24-

1 0 …ドレイン電極、 2 0 …チャネル領域

代理人 弁理士 西数 圭一郎

上述の実施例では、たとえば専電体解 6 を形成するに、アルミニウムーシリコン合金を用いたけれども、その他チタンTi、モリブデン、タングステン、タンタルTa、ジルコニウムZr、アルミニウムなどの金属、またはこれらの金属を主成分とする合金、またはこれらの金属とシリコンとの化


-23-

#### 効 呆

以上のように本意明に従えば、半導体装置の電極圏を多結晶圏と導電体圏とを含んだ複数圏で腐成するようにした。したがつて、フォトリックラフィー法などを用いる回数を格段に低減して、製造工程を比較的低温度域で行なうことができ、用いる材料の選択の幅を格段に放張することができる。また使用に伴なう信頼性を格段に向上することができた。

#### 4、図面の簡単な説明

1 … 存 説 トランジスタ、 2 … ガラス 茁 板、 3 … 活 性 層、 4 … ゲート 絶 録 原、 5 … 多 結 晶 シリコン 層、 6 … 事 電 体 層、 7 … 電 極 層、 9 … ソース 電 極




### 特別昭62-105474(8)

#### 手 赦 被 正 告(方式)

昭和61年 2月 3日

圑



第5図

6、 袖正の対象

图画

7、 額正の内容

図面の浄書 (内容に変更なし)。

符許庁長官政

1、事件の表示

**特顧昭60-245847** 

2、発明の名称

半導体装置

3、補正をする者

事件との関係 出順人

住 所

名 称 (504)シャープ株式会社

代表者

4、代理人

住 所 大阪市西区西本町1丁目13番38号 新興産ビル 国際 TELEX 0525-5985 INTAPT J 国際 FAX GIL&GII (06)538-0247

電話 (0.6)538-0263(代表)

氏名 弁理士(7555)西 敬 圭 一 年

5、補正命令の日付

昭和61年 1月28日(発送日)

-1-

以上